뉴스
-
삼성, 로직 반도체도 3D로 쌓았다…VLSI 최고 논문 선정
사내 반도체연구소 로직(Logic) TD팀의 '3차원 수직 적층 트랜지스터(3D Stacked FET, 42nm Gate Pitch)' 연구가 이달 미국에서 개최된 반도체 학회 VLSI
www.etnews.com · 2026.06.17
-
전기차는 이미 중국판, 반도체 공급망도 새판짜기 속도
매우 적극적이었다.”국내 대표 반도체 석학으로 꼽히는 유회준 카이스트 전기·전자공학부 교수는 지난해 6월 일본 교토에서 열린 VLSI 심포지엄 학회에서 여러 중국 인사들을 만나면서
www.edaily.co.kr · 2026.08.19
-
경북대, 질화갈륨 전자소자 세계 최초 '700㎓ 주파수 장벽' 돌파
이번 연구 결과는 지난 18일(미국 현지 시간) 미국 하와이 호놀룰루에서 열린 반도체 분야 국제학술대회인 'VLSI 심포지엄 2026'에서 공개됐다. VLSI 심포지엄은 세계 3대 반도체 학회
www.etnews.com · 2026.06.23
-
인텔, 최첨단 18A-P 공정 시범생산 시작
인텔은 16일(현지시간) 하와이 호놀룰루에서 열리는 반도체 전문학회 VLSI 심포지엄에서 18A-P 공정 노드 기술의 시범 생산을 시작했다고 발표했다.
18A-P는 18A(1.8
www.segye.com · 2026.06.17
-
[美특징주]인텔, 18A-P 공정노드 ‘양산 초읽기’…시간외 1% 반등
이는 회사가 기존에 고객사 및 파트너사들과 공유했던 일정을 충족한 것이다.16일(현지시간) 2026 VLSI 심포지엄에서 인텔은 18A 제품군의 첫 번째 성능 향상 버전으로 인텔 18A-P를
www.edaily.co.kr · 2026.06.16
-
수평 한계 넘은 삼성 반도체…'3D 트랜지스터' 시대 열었다
삼성전자 반도체연구소 로직(Logic) TD팀은 최근 열린 '2026 VLSI 심포지엄'에서 게이트 피...
www.newspim.com · 2026.06.17
-
HBM처럼… 삼성, 비메모리용 수직적층 기술 개발
삼성전자 반도체 연구소는 미국 하와이에서 열린 글로벌 반도체 학회 VLSI 심포지엄에서 게이트 간격을 42nm(나노미터·1nm는 10억분의 1m) 수준으로 구현한 수직적층 트랜지스터를
www.donga.com · 2026.06.17
-
삼성전자, 업계 최소 크기 3D 적층 트랜지스터 구현
FET)' 기술을, 업계 게이트 간격으로 구현하는 데 성공했다.17일 업계에 따르면 삼성전자는 업계 최소 크기의 수직 적층 트랜지스터 구현한 성과로 미국 주요 반도체 학회인 'VLSI 반면 수직 적층 구조는 트랜지스터 수가 단숨에 2배 늘어나는 만큼, 이론적으로 성능도 100% 향상되는 효과를 가져올 수 있다.삼성전자는 "해당 논문은 VLSI 심포지엄에서 10점
zdnet.co.kr · 2026.06.17
-
인텔 "인텔 18A-P 공정 리스크 생산 단계 진입"
데이터센터용 CPU와 AI·고성능컴퓨팅(HPC) 반도체 생산에 최적화했다.이번 발표는 지난 14일(현지시간)부터 18일까지 미국 하와이에서 열린 연례 글로벌 반도체 학회 '2026 VLSI
zdnet.co.kr · 2026.06.16
