블로그
- [FPGA] System Verilog 문법(6) Function 함수의 이름에 대입해서 return 하는 방식은 verilog 의 영향이라고 합니다. 함수의 사용또한 C언어처럼 할 수 있습니다. 2. 하드웨어를 기술하는 HDL 언어의 일종이기 때.......
- [FPGA] System Verilog 문법(1) Module FPGA를 설계할 수 있는 HDL 언어의 일종인 System Verilog 문법을 정리해보겠습니다 순서는 다음과 같습니다 1. Module 2. Data types 3. 아래의 합연산 시스템을 생각해봅시다 이 시스템은 System Verilog (이하 SV) 로 아래와 같이 표현할 수 있습니다 module 은 회로의 시작, endmoudle은 회로의
- Verilog 설치 방법 Verilog 설치 방법 베릴로그(Verilog)는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어(HDL, Hardware Description Language)다. VHDL(VHSIC Hardware Description Language)도 있는데 위에서 설명한 Verilog HDL는 다르므로 주의하자!
- 기본적인 용어 소개 회로의 설계 CAD TOOL상에서 HDL(하드웨어 기술 언어), VHDL, Verilog HDL, AHDL 등을 사용하여 FPGA설계를 한다. 또한 설계한 프로그램이 정확하게 작동하는지 논리적 정확성을 검증을 해야 하는데, Verilog HDL과 VHDL은 검증에 사용되는 일반적인 하드웨어 기술 언어이다.