블로그

• [FPGA] System Verilog 문법(1) Module FPGA를 설계할 수 있는 HDL 언어의 일종인 System Verilog 문법을 정리해보겠습니다 순서는 다음과 같습니다 1. Module 2. Data types 3. 아래의 합연산 시스템을 생각해봅시다 이 시스템은 System Verilog (이하 SV) 로 아래와 같이 표현할 수 있습니다 module 은 회로의 시작, endmoudle은 회로의 blog.naver.com · 2026.07.15