혹시 lg catch(으)로 찾으셨나요?
블로그
- MPLS (MultiProtocol Label Switching) 서로간에 통신할 때 L3까지 가지 않고 라벨 넘버만 교환하므로 통신 속도가 월등히 향상됨 (라우팅 프로토콜은 베이스가 되야함) Control plane D-ram Date plane Cache 장점 L1, L2에 관계 없이 사용 가능 L2 ~ L3사이의 32bit label을 사용하여 2.5계층이라고도 함 ATM헤더를 사용 Format IP주소와 같음 최대 3개의 라벨을
- AMD 애슬론64 X2 브리즈번 3600+ 브리즈번 3600+ 제조사⁄브랜드 : AMD⁄애슬론64 X2 소켓 AMD-소켓AM2, AMD-코어 브리즈번, 코어 형태 듀얼 코어, 연산 체계 64bit, 동작 클럭 1.9GHz, L1 Cache / 512KB x 2의 L2 Cache를 제공하며, 2000Mhz의 시스템 버스 스피드로(Hyper Transport) 동작하는 32 / 64 Bit의 어플리케이션을 지원합니다