동영상
-
[광전자 주가전망] 세계 5위 소신호 트랜지스터, ai 광인터커넥트 재평가 시작됐다
-
OLED를 만든 건 양자역학이다?! #shorts
-
반도체에 화학을 더하면 벌어지는 일 #shorts
-
삼전닉스가 주목할 '이 반도체'에 달렸다! #shorts
-
사람의 뇌처럼 '기억'하는 반도체?! #shorts
-
[반도체 hy-스쿨2 0교시 5번째] 정보 저장용 메모리 반도체, DRAM Vs NAND!
-
AI의 건망증을 고치다! 인간의 뇌를 닮은 ‘뉴로모픽 반도체’ 혁명 - 정대성 포항공과대학교 화학공학과 교수 [과학자들] / YTN 사이언스
-
"인간 뇌 닮은 반도체라고?" 미래를 바꿀 한국 기술! 반도체, 배터리, 원전기술까지|과학자들 몰아보기 [반복재생] / YTN 사이언스
-
"인간 뇌 닮은 반도체라고?" 미래를 바꿀 한국 기술! 반도체, 배터리, 원전기술까지|과학자들 몰아보기 [반복재생] / YTN 사이언스
-
갤럭시 북6, 반도체 가격이 오르니까 인텔이 엔트리 모델에 저지른 일
블로그
- 트랜지스터 매개 변수transistor parameter, -媒介變數 트랜지스터는 비직선 디바이스이지만, 동작점을 중심으로 한 소신호를 다루는 한선형 등가 4단자망에 의해서 논할 수 있다. 그리고 또는 와 같은 행렬 방정식이 성립한다. (1)인 경우 yij 파라미터를 어드미턴스 파라미터라 하고, (2)의 hij 파라미터를 하이브리드 파라미터라 한다. 그림
- 1nm 이하 미세 공정을 위한 2D 트랜지스터 기술 DOI: 10.1038/s41928-026-01672-7) TSMC는 최근 대만 타이베이에 있는 국립 양밍차오퉁 대학교(NYCU)와 협력하여 차세대 2D 트랜지스터 설계에 있어 새로운 TSMC와 NYCU는 매우 얇은 트랜지스터 채널에 새로운 물질을 증착하는 방식 대신, 채널 물질을 재설계하여 절연 물질을 추가하기 전에 완충층을 형성하고, 그 위에 게이트를 추가하여
- [신소재공학과 조병진 교수] 세계 최초 칩 단위 콜드 소스 트랜지스터 구현 신소재공학과 조병진 교수와 첫 박사과정 제자인 오세영 학생은 3년이 넘는 시행착오 끝에 세계 최초로 그래핀 기반 칩 단위(8×8 어레이) 콜드 소스 트랜지스터 구현에 성공했다.
- KAIST 원자 시뮬레이션으로 트랜지스터 미세화 한계 예측 성공 KAIST 전기및전자공학부 김용훈 교수 연구팀이 컴퓨터 시뮬레이션을 통해 트랜지스터 미세화 한계를 분석하고 최적의 조건을 예측할 수 있는 '원자 단위 전산 설계 플랫폼'을 구축하는
- 한국 연구진 “반도체 미래 난제 해결”…세계 최고 ‘페로브스카이트 트랜지스터’ 개발 POSTECH 노용영 교수팀, 국제학술지 ‘네이처’ 게재 국내 연구진이 스마트폰에 활용되는 p형 트랜지스터 성능을 획기적으로 높일 수 있는 원천기술 확보에 성공했다.
- 트랜지스터 라디오 초기의 마케팅 처음으로 본 트랜지스터 라디오는 누나가 중학교 입학 선물로 받은 것이었다. 어머니께서 주의사항 몇 가지를 단단히 이르시면서 건네주셨다.
- ( 완 료 ) 빈티지 틴케이스 2종 - Vintage Marque 레트로 트랜지스터 라디오 & M&S 크리스마스 기차 라디오 틴케이스는 영국 Vintage Marque 브랜드의 제품으로 1950~60년대 Bush사의 클래식 TR82 트랜지스터 라디오를 본떠 만든 알코올 기프트 틴 박스 입니다.
- 세계 첫 3D 적층 트랜지스터 구현 삼성전자 반도체 미세회로 한계 넘어 삼성전자가 세계 최고 권위의 반도체 학회인 'VLSI 심포지엄 2026'에서 차세대 트랜지스터 구조인 3차원 수직 적층 트랜지스터(CFET, Complementary FET)를 세계 수직 적층 트랜지스터(CFET)란?
- 삼성전자 42나노 3D 트랜지스터 세계 최초 구현 평택 P5 D램 2배 증산 시동 D램 미세공정의 물리적 한계선으로 여겨지던 10나노 이하 벽을 넘기 위해, 세계 최초로 3D 트랜지스터 구조를 적용한 42나노 D램 공정 구현에 성공했다는 소식입니다.
- 트랜지스터 : 아. 작은 신호로 큰 전류 흐름을 제어하는 전자식 밸브 여기 설명이 최고 10화 제10장 트랜지스터
뉴스
- 포스텍·카이스트, κ상 인듐셀레나이드 4인치 웨이퍼 규모 논리 트랜지스터 구현 포스텍(POSTECH)은 노용영 화학공학과 교수, 통합과정 이재윤 연구팀이 한국과학기술원(KAIST) 전기 및 전자공학부 권지민 교수·이용우 박사 연구진과 함께 'κ상 인듐 셀레나이드'를 4인치 웨이퍼 규모 논리 트랜지스터로 구현하는 데 성공했다고 3일 밝혔다. 인듐 셀레나이드는 전자의
- 연세대 김현재 교수팀, 산화물 반도체 트랜지스터 채널 내 직접 이온주입 기술 개발 김현재 연세대 교수 연구팀이 산화물 반도체 트랜지스터 채널 영역에 이온을 직접 주입해 채널 특성을 정밀하게 제어하는 기술을 개발했다고 12일 밝혔다. 반도체와 디스플레이의 트랜지스터 소스와 드레인 영역을 형성하거나 특성을 제어하는 데 활용되고 있다.
- 딥페이크 음성 실시간 판별…한양대 유호천 교수팀, '가우시안 확률연산 트랜지스터' 세계 최초 개발 한양대학교는 유호천 공과대학 융합전자공학부 교수 연구팀이 국내외 공동연구진과 함께 확률 기반 인공지능(AI) 연산을 위한 '전기적 가우시안 트랜지스터'를 세계 최초로 개발했다고 4일 밝혔다. 이번 연구는 단일 반도체와 스플릿 게이트(split-gate) 구조만으로 이상적인 가우시안(Ga
- 포스텍, 고성능·고안정성 페로브스카이트 트랜지스터 세계 최초 'Nature' 보고 사람에게는 공기는 절대 없어서는 안 될 존재지만, 어떤 반도체에게는 치명적인 독이다. 공기와 맞닿는 순간 표면에 있던 이온이 산화되며 결함이 생겨 망가지기 때문이다. 포스텍(POSTECH) 연구팀이 이 골칫거리를 해결하고, 성능·안정성을 끌어올린 차세대 반도체를 '네이처(Nature)'
- 삼성전자, 업계 최소 크기 3D 적층 트랜지스터 구현 기존 평면에 배치되던 트랜지스터를 위아래로 쌓는 '수직 적층 트랜지스터(3D Stacked FET)' 기술을, 업계 게이트 간격으로 구현하는 데 성공했다.17일 업계에 따르면 삼성전자는 이에 반도체 업계는 트랜지스터 내에서 전류가 흐르는 채널을 1개에서 3개로, 3개에서 4개로 늘리는 방식으로 기술적 진보를 이뤄왔다.삼성전자가 이번에 발표한 논문은 트랜지스터 구조를
- 수평 한계 넘은 삼성 반도체…'3D 트랜지스터' 시대 열었다 [서울=뉴스핌] 서영욱 기자 = 삼성전자가 차세대 로직 반도체 핵심 기술로 꼽히는 3차원 적층 트랜지스터(3D Stacked FET)를 세계 최초로 구현했다.
- 삼성, 3D 적층 트랜지스터 첫 구현…"GPU도 위아래 쌓는다" 삼성전자가 반도체 미세화 한계를 극복할 수 있는 차세대 3차원(3D) 적층 트랜지스터(3D Stacked FET) 기술을 업계 최초로 구현했다. 소자 구조를 적용한 V낸드와 고대역폭메모리(HBM)처럼 로직 반도체(CPU·GPU 등 연산과 제어를 맡는 반도체)에도 이를 현실화할 것이다.수직 적층 구조를 적용하면 같은 면적당 트랜지스터
- KAIST 비롯 국내 연구진, 3D 메모리 난제 '산소 터널'로 뚫었다...성능↑·전력↓ 국내 공동 연구진이 차세대 메모리 소자인 '산화물 수직 채널 트랜지스터(VCT)' 결함은 줄이면서 성능·안정성은 크게 높인 '다층 층간 절연막 구조'를 개발했다.
- '열 감옥' 족쇄 3D 반도체…냉각 솔루션이 양산 물꼬 트나 이는 선단 공정으로 갈수록 트랜지스터 축소에 따른 면적 효율 한계가 뚜렷해지면서, 로직 칩 위에 메모리를 올리거나 이종 다이를 수직으로 쌓아 올려 성능과 면적 효율을 동시에 잡으려는
- 박성준 아주대 교수, 공기 중 수분으로 200㎛ 피부 부착 전지 개발 연구팀은 새 전지를 유기전기화학 트랜지스터 기반 생체신호 센서와 결합해 심전도와 근전도 신호를 실시간 측정했고, 최대 31.1데시벨(dB)의 신호 품질을